Made by Susutawari - Memos of VHDL

Last up date:

VHDLメモ

ISEのプロジェクトディレクトリを変更（別のPCに移行など）したときに、iMPACTがbitファイルを見つけられなくなる。
原因：iMPACTの起動設定ファイル(*.ipf)にパスが保存されるので、これが異なると見つけられない。
対策：該当の*.ipfを削除する。

XSTのディフォルト・オプションを変更しておかないと、FFがIOBにパックされずに、合成毎にタイミングがずれることがある。
ISE(7.1.04i)のプロセス・ツリー内で、"Synthesize XST"を右クリックして、"Properties" -> "Xilinx Specific Options" -> "Pack I/O Registers into IOBs"を「AUTO」->「YES」に変更しておく。この設定を変更しておかないと（AUTOのままだと）、
```
entity XXX is
 Port ( A : in std_logic;
        B : out std_logic);

architecture Behavioral of XXX is

 signal BUF : std_logic;

begin

 process (CLK)
 begin
  if rising_edge (CLK) then
   BUF <= A;
   B <= BUF;
  end if;
 end process;

end Behavioral;
```
で、"BUF"を観測しようとして、ロジアナ（オシロ）を当てる為の外部観測ピン"TestPort"を追加するため、
```
entity XXX is
 Port ( A : in std_logic;
        B : out std_logic;
        TestPort : out std_logic);

architecture Behavioral of XXX is

 signal BUF : std_logic;
 signal TestPort : std_logic;

begin

 process (CLK)
 begin
  if rising_edge (CLK) then
   BUF <= A;
   B <= BUF;
   TestPort <= BUF;
  end if;
 end process;

end Behavioral;
```
などとすると、配置状況（ピンアサインの位置や他の回路ブロックとの関係など）によってはFFがIOB内ではなく、LUTのものが使われてしまい、結果として"BUF"に観測ピンをアサインしたときと、しないときで遅延が変わってしまうことがあり、危険。観測ピンならまだ可観測だが、内部ロジックで分岐している場合にはディバッグ困難？！つまり、さっきまで動いていたところが、ロジック上無関係な回路をいじることで（タイミングがおかしくなり）動かなくなる可能性がある。

値の表記方法1 (10進数の 243 の表記例)

VHDL87 VHDL97

2進数表記 "11110011" "11110011"

16進数表記不可 X"F3"

ISE のエディタを Meadow (Multilingual enhancement to gnu Emacs with ADvantages Over Windows) にするための設定

Meadow をインストール
Meadow で左側に行番号を表示するために、wb-line-number をインストール（Meadowをインストールしたディレクトリ以下の"lispディレクトリ"に、ダウンロードした"wb-line-number.el"をコピーする）
環境変数に HOME = .emacsを置くディレクトリ・パスを追加
.emacs を .emacs を参考に修正
（Windowsの標準環境で".emacs"のように"."で始まり、拡張子のないファイルを作るには、Meadowで保存し直すことで作成可能。）
ISE(7.1.04i)の"Edit" -> "Preferences" -> "ISE General" -> "Editors"で、 Text editor の Editor を Custom にして、Command line syntax に「Meadowのインストールパス\RunMW32.exe $1」を指定。
ISE 8.1i以降は「{C:\usr\local\share\meadow\bin\RunMW32.exe} +$2 $1」などと、パスを含めたプログラム名を"{}"で括る必要がある。

Meadow(emacs)のキー操作一覧1

一覧2

一覧3

One-Shot Pulse (微分パルス) の生成方法
```
process (CLK)
begin
 if rising_edge (CLK) then
  B <= A;
 end if;
end process;

C <= A and not B;
```
で、入力Aに対するOne-Shot Pulse出力Cが得られる。
```
process (CLK)
begin
 if rising_edge (CLK) then
  B <= A and not B;
 end if;
end process;
```
では入力Aをイネーブル入力とする、トグルFFになってしまう。

port map文で接続するポート先にはsignalに対する連結演算子を使えない？

signal databus_A : std_logic_vector(3 downto 0);
signal databus_B : std_logic_vector(8 downto 0);
component XXX port(databus: OUT std_logic_vector(3 downto 0)); end component;
Instance_name: XXX

のとき、

port map (databus => databus_A);
port map (databus => databus_A(3 downto 0));
port map (databus => databus_B(7 downto 4));
port map (databus => "0000");
port map (databus => "0011");
port map (databus => '0'&'0'&'0'&'0');
port map (databus => '0'&'1'&'0'&'0');

などは可能だが、

port map (databus => databus_A(3)&databus_A(2)&databus_A(1)&databus_A(0));
port map (databus => databus_A(3)&'0'&'0'&'0');

などはダメ。

CORE Generatorで作ったコアをISEのプロジェクト中に追加する方法
インスタンシエートしたVHDLファイルの階層下で、"Project" -> "Add Source" にて、 xxx.xco というファイルを追加する。すると、アイコンの"?"マークが電球マークになって追加される。

process文中の動作2
```
process (CLK)
 if rising_edge (CLK) then
  B <= A;
  C <= B;
 end if;
end process;
```
とした場合、A -> B -> C となるD-FFが2個生成される。
構文解析されて、勝手にBが消され、C <= A; とはなったりはしない。

process文中の動作1
process文中がシーケンシャルというのは、センシティビティ信号の信号遷移単位でのシーケンスではなく、センシティビティ信号遷移直後の信号伝達が文の上からシーケンシャルという意味。わかりにくいな・・うーんと、文の上から順に実行されるんだけど、センシティビティ信号の変化毎に各行が逐次実行されるわけではないということ。

例：
```
process (CLK)
begin
 if rising_edge (CLK) then

   A <= '0';

   if B='1' then
    A <= '1';
   end if;

 end if;
end process;
```
はBによりAの値が変化するが、
```
process (CLK)
begin
 if rising_edge (CLK) then

   if B='1' then
    A <= '1';
   end if;

   A <= '0';

 end if;
end process;
```
では、AはBによらず常に'0'となる。
これは、
```
process (CLK)
begin
 if rising_edge (CLK) then

   A <= '0';

 end if;
end process;
```
若しくは、単に A <= '0'; と等価。
```
process (CLK)
begin
 if rising-edge (CLK) then
  B <= A;
  D <= C;
  E <= D;
 end if;
end process;
```
としたとき、始めの"CLK"の遷移でB <= A;が実行され、次の"CLK"遷移でD <= C;が実行されるわけではない。B <= A; D <= C; E <= D;は全て1回の"CLK"遷移で同時実行される。

	VHDL87	VHDL97
2進数表記	"11110011"	"11110011"
16進数表記	不可	X"F3"